Eingangsstufe

Aufgaben

  • Durchschleifen und Abgreifen des VGA-Signals
  • Verstärken der R, G und B Komponenten

Schnittstellen

  • V/H-Sync Signale an uC Gruppe weiterleiten (Signalpegel von 0V und 3.5V)
  • Verstärkte RGB-Komponenten an Gruppe "Signalauswertung" 0 - 1.4V
  • Projekt wird auf 60 Hz Bildwiederholfrequenz am Eingang ausgelegt.

*Update: Bildwiederholfrequenz kann zwischen 60Hz und 120Hz liegen
(Siehe Mikrocontrollergruppe)

Protokolle

22.10.2007

  • Diskussionen über verschiedene Bildeingänge: Scart/FBAS/RGB/VGA
  • Eintscheidung für analoge Verarbeitung der R/G/B-Komponenten statt A/D-Wandlung

29.10.2007

  • Festlegen auf VGA-Eingang aufgrund der komplizierten Signaldarstellung des Scart-Anschlusses (VGA-Eingang hat fünf getrennte Leitungen für R/G/B-Komponenten und H-/V-Sync)
  • Diskussionen über Bauteilanforderungen bezüglich der Bandbreite

5.11.2007

  • Anfrage nach Proben für Video-OPVs
  • National Semiconductors erhebt hohe Gebühren für Samples
  • Erste Überlegungen zum Schaltplan

12.11.2007

  • Fertigstellung des Schaltplans für die Eingangsstufe und Simulation mit P-Spice
  • Vorläufiger OPV von Maxim zur Simulation verwendet (MAX4228)
  • Letzte Vorbereitungen für den Zwischenbericht

19.11.2007

  • Weitere Recherche über die Beschaffung von günstigen/kostenlosen Video OPVs
  • OPVs von Texas Instruments bestellt (OPA 2691) da keine Antwort von Maxim kam.

26.11.2007

  • OPVs von Texas Instruments angekommen
  • Einführung PSpice
  • Einführung Eagle
  • Festlegen der Platinengröße der Eingangsstufe mit Integratoren und "Sample and Hold" (Format eine Euro Platine )
  • Eingangsplatine wird mit 3 Platinen (Stromversorgung, uController und LED-Ansteuerung) jeweils mit einer 15 poligen mini D-Sub Buchse verbunden )

3.12.2007

  • OPVs von Maxim angekommen… Duh
  • Es werden trotzdem die TI OPV verwendet da der Footprint etwas größer und 'handlicher' ist.
  • Layouting mit Eagle

10.12.2007

  • Layout mit Eagle
  • Abstimmung mit Signalauswertungsgruppe über gesamtes Platinenlayout
  • Festlegen der Buchsenpositionen

17.12.2007

  • Erstes kombiniertes Layout mit Signalauswertungsgruppe wurde wegen schlechtem Desgin verworfen
  • Die Woche über wurde neu gelayoutet

7.1.2008

  • Platine wurde von Christian geätzt und gebohrt
  • Es wurde soweit bestückt wie möglich, da noch Teile fehlen
  • Bei Conrad wurden die benötigten Teile bestellt

14.1.2008

  • Alle restlichen Teile sind bei Segor und Conrad geholt worden
  • (Leider fehlen noch 4 Chip Elkos die mit falscher Anzahl auf der Bauteilliste standen)
  • Es wurde vom Eingang bis zu den Integratoren bestückt und einige Layoutfehler gefixed
  • Bis 1 Uhr morgens wurde getestet, die Eingangsverstärker scheinen zu funktionieren (mit Signalgenerator)

21.1.2008

  • Mit der Signalverarbeitung-Gruppe wurd die Platine weiter debugged
  • Es bestanden Probleme bei den Integratoren durch den Einsatz von OPVs mit current feeback, wobei das Layout für voltage feeback vorgesehen war
  • wurde nach Recherche mit einem zusätzlichen Widerstand gefixed

24.1.2008

  • Im blauen Kanal musste ein Transistor ausgetauscht werden, vermutlich durch Löten oder statische Entladung beim Einbau zerstört.
  • Die Platine läuft !
  • Es bestehen gewisse Probleme durch unterschiedliche Verstärkungen in den Signalpfaden, die jedoch vermutlich nicht ins Gewicht fallen.
  • Ein spontaner Stöpseltermin zeigte, dass die Platinen bereits zusammen funktionieren wenn auch im Moment nur mit einem Testprogram und einem Quadranten angeschlossen
  • Die Signalverarbeitungsgruppe versprach den Eingangsstufengruppe eine Flasche Bier im Shila !

28.1.2008

  • Ausgedientes ATX Netzteil wurde umgebaut und dient jetzt als Versorgung für alle Spannungen (+-5V und +12V)
  • Probleme beim Zusammenspiel von PWM Platine und Signalauswertung wegen Offset an Integratoren mit Spindeltrimmern behoben
Unless otherwise stated, the content of this page is licensed under Creative Commons Attribution-ShareAlike 3.0 License